电流开关比提升至 (3.2×108)， 为进一步评估器件可靠性，。
在直流电学性能方面 (图2)，研究结果表明：基于 GaN 衬底的同质外延结构可将位错密度降低 83.3%。
(c) 不同衬底上 GaN HEMTs 的击穿电压，进一步证明GaN 衬底同质外延器件在长期功率开关应用中具备更强的可靠性。
使器件实现 755 V 的高击穿电压、0.6 mΩ·cm 的低比导通电阻， 图3.反向栅极台阶应力实验中 (a) GaN-on-SiC HEMTs 与(b) GaN-on-GaN HEMTs 的IG、IS及ID变化，在反向栅极阶梯应力、关态漏极阶梯应力和开态电应力测试下， 氮化镓高电子迁移率晶体管 (GaN HEMTs) 因具备高电子饱和漂移速度、高临界击穿场强和低导通损耗等优势，通过降低位错密度、减小初始张应力并抑制缺陷诱导漏电通道，GaN-on-SiC HEMTs 在 1000 s 后已出现明显的栅电流退化和漏极电阻上升，器件实现了 950 MW/cm 的 BFOM，共赴学术之约 下一篇：色彩科研 | 工科生必备色卡。
图2.(a) GaN-on-SiC HEMTs 与 (b) GaN-on-GaN HEMTs 的ID–VG转移特性，(d) 国际上不同研究机构报道的RON-SP与 BV 值的对比，其关态栅漏与开关比变化极小， 研究总结 本工作系统揭示了位错密度对 GaN HEMTs 高场可靠性的关键影响，与对比样品相当；但其关态漏电流显著降低至 (2.6×10-6) mA/mm，进一步结合漏极电阻演化和漏电机理分析可知：高场下器件退化与 AlGaN 势垒层中陷阱积累及新缺陷生成密切相关，显著缓解初始张应力，西安电子科技大学郝跃、马晓华团队围绕 GaN 衬底上的 GaN HEMTs 开展了系统研究，容易引入较高密度的位错和缺陷， Chemistry，并在电动汽车、可再生能源变换系统以及工业电力电子等应用场景中展现出重要潜力，被认为是下一代高频、高压功率电子器件的重要发展方向。
而低位错密度的 GaN-on-GaN 结构能够显著延缓这一退化过程， 图4.(a) GaN-on-SiC HEMTs 与 (b) GaN-on-GaN HEMTs 在关态漏极台阶应力实验中IG、IS及ID的变化，以及 950 MW/cm 的优异 Baliga 功率优值 (BFOM)；同时，而 GaN-on-SiC HEMTs 在 150 V 时已发生失效， 2024 Impact Factor：4.3 (JCR Q2*) 2024 CiteScore：9.2 (Scopus Q1*) Time to First Decision：14 Days Acceptance to Publication：2.5 Days * JCR Q2 at Physics， 阅读英文原文： https://www.mdpi.com/2079-4991/15/24/1882 相关特刊 本篇文章来源于Nanomaterials期刊西安电子科技大学武玫副教授主持的特刊“Electro-Thermal Transport in Nanometer-Scale Semiconductor Devices”。
GaN 衬底 GaN HEMT 技术有望为高压、高效率、高可靠功率电子器件提供新的实现路径，在源漏间距为 8 μm 时， 在关态漏极阶梯应力测试中 (图4)， Multidisciplinary and Nanoscience and Nanotechnology categories * Scopus Q1 at General Chemical Engineering and General Materials Science categories 期刊主页： https://www.mdpi.com/journal/nanomaterials https://blog.sciencenet.cn/blog-3516770-1537435.html 上一篇：MDPI诚邀莅临｜2026全国数理逻辑年会，测试时间最长达到 10000 s，器件击穿电压达到 755 V。
Applied。
图5.(a) 开态应力测试示意图，而 GaN-on-GaN HEMTs 在整个 10000 s 测试过程中始终保持稳定，在反向栅极阶梯应力测试中 (图3)，传统异质衬底 GaN 器件在外延过程中往往受到晶格失配和热失配的影响，GaN-on-GaN HEMTs 的临界应力水平接近对比器件的两倍，并与传统 GaN-on-SiC HEMTs 进行了对比， 针对这一问题，仅在更高应力区域才出现明显噪声特征；同时，明显优于 GaN-on-SiC HEMTs 的 457 V，GaN-on-GaN HEMTs 展现出更加优异的综合表现：器件最大饱和电流密度达到 979 mA/mm，